IC 封装歷史了解筆記

歷史

請先去看 CoWoS, SoIC 等先進封裝，是怎麼從 DIP, BGA 這種傳統封裝演變過來的？ 影片。

• 最早 1964 年仙童半導體發明兩排有金屬針腳的 DIP 封裝（雙列直插封裝），但缺點是 PCB 板子需要穿孔
• 1970 年代 SMT 被發明，解決了 PCB 版子需要穿孔的問題，後來延伸一堆可以直接貼在版子表面的封装，像是 QFP, PLCC, QFN 封装等 現在的 MCU 像是 Arduion 還是會用到這些比較簡單的封装

在這之前都是半導體公司自己搞封装，Amkor Technology (艾克爾國際科技) 創立於 1968 年，第一個專門處理封装的公司，總部位於美國亞利桑那州，現在是全球規模名列前茅的半導體外包封裝與測試（OSAT）大廠。台灣日月光和矽品（聯電體系）隨之創立，雖然最後矽品被日月光併購。

PGA/BGA/LGA

Intel 80286 就是使用 SMT 有 68 根腳位，但升級到 Intel 80386 就變成 32-bit 需要超級多針腳，因此出來 PGA 封装。

SMT 系列繼續延伸到最新的 BGA，絕對的 SMT 系列。底部是一顆顆錫球，直接用 SMT 技術「焊死」在主機板上，無法自行更換。代表作：筆記型電腦的 CPU（通常焊死）、手機處理器、GPU、以及 AI 伺服器的 GPU。

之後 Intel 在使用 LGA，非 SMT。 底部是平面金屬觸點，針腳移到了主機板的插槽上。CPU 本身也是用扣具「壓」在插槽上，不需焊接，因此可以更換，散熱比較好。

這三種，它們內部的矽晶片（Die）都細微到無法直接跟外面的針腳、平面觸點或錫球連接，因此都必須透過「IC 載板（Substrate）」作為中介層。

1. PGA 的載板：載板底部鑽孔，焊接上一根根金屬針腳
2. BGA 的載板：載板底部佈滿圓形焊盤，植上一顆顆微小錫球
3. LGA 的載板：載板底部直接露出平坦的金屬觸點（Lands），不加任何針或球

CSP 的定義標準（由 EIAJ/JEDEC 定義）： 封裝體（Package）的面積，不能大於內部晶片（Die）面積的 1.2 倍（或者說，封裝外殼的任意單邊長度，不能超過內部晶片單邊長度的 1.2 倍）。

RDL

為了讓 Chip 可以有更大的區域，有了一個 RDL Redistribution Layer，讓 Chip 均勻分散的中介層。

載版

1990 年代，BT 載板（Bismaleimide Triazine），由日本三菱瓦斯化學開發的 BT 樹脂（現在還是高達 90% 由三菱瓦斯掌握），具有硬度高、抗熱性好且電性穩定的特性。

由於 PC 的 CPU 效能與接點數暴增，傳統 BT 載板材質太硬、無法用雷射鑽出更細的孔與畫出超細線路。英特爾（Intel）主導並與日本味之素（Ajinomoto）合作，導入了 ABF 膠片作為增層絕緣材料，它容易進行超細線路加工、耐膨脹且傳輸損耗低。

手機封装

會把 DRAM and NAND Flash 封装在一起，叫做 MCM（多晶片模組） 的概念是：「在同一個封裝外殼（Package）裡，並排或堆疊裝入兩顆或兩顆以上『不同功能』的晶片（Dice）。」

SiP（系統級封裝）： 直接買一整個機殼，把 CPU、記憶體、主機板、電源管理、甚至無線通訊晶片（藍牙/Wi-Fi）與電阻電容，全部塞進這一個盒子裡，讓它「自成一個系統」！

PoP（層疊式封裝）： 兩個已經封裝好的晶片「上下疊在一起」。樓下是一顆封裝好的 SoC，樓上是一顆封裝好的 DRAM，它們透過底部的針腳/錫球各別對接，又疊合成一個立體結構。

Apple Watch

SiP 封装，直接把 PCB 板拿掉，用 BT 載版 + RDL。更新的東西是 Apple Watch 4 直接用 RDL 把東西組裝在一起。

先進封装

先用矽（Silicon Interposer）把東西把 DRAM and 晶片封装起來，在用 BGA 封装，有想像是 SiP 但是是專注於高速運算的問題。

之後發現可以用 RDL 代替 Silicon，做出扇出型封裝 (Fan-Out / FOWLP)，多晶片整合非常容易（可把 CPU、GPU、記憶體包在一起），這叫做 InFO。

1. 始祖版：CoWoS-S（Silicon，純矽中介層）
2. CoWoS-R（RDL，有機重分佈層代替矽）
3. CoWoS-L（Local Silicon + RDL，混血版）

玻璃載版

台積電目前的 CoWoS 產能依然 100% 採用矽中介層（CoWoS-S）與混血版（CoWoS-L）。雖然目前的 NVIDIA Blackwell 晶片出貨量驚人，但其底座依然是有機載板（ABF）。

不過，台積電正在推動一項決定性的革命：CoPoS（面板級先進封裝）技術。於面板級封裝（PLP）大面積（如 $515\text{mm} \times 515\text{mm}$ 或更大）會面臨極度嚴重的熱膨脹翹曲（Warpage）痛點，台積電正攜手設備大廠（如印能科技的翹曲抑制系統），強力測試將大面積玻璃基板作為 CoPoS 的核心載體。預計最快 2027 年末至 2028 年，才會看到採用玻璃基板的 CoPoS 進入正式量產階段。

日月光目前的 VIPack 平台出貨，依然是以傳統有機載板（Substrate）配高密度重佈線層（RDL）和矽橋（FOCoS-Bridge）為主。日月光同樣鎖定了方形的 FOPLP（面板級扇出型封裝）。為了應對大面積封裝在熱應力下的變形問題，日月光與玻璃材料廠（如康寧、台玻）和雷射設備廠（如鈦昇）在 2026 年已展開深度合作，正著手將玻璃基板（Glass Core）導入其 FOCoS 技術鏈中。

在 2026 年的半導體封裝大會（ECTC 2026）上，Amkor 官方發表了多篇關於用於 AI 與高效能運算（HPC）的「玻璃芯載板（Glass Core Substrate）」最新技術論文，展示了他們在玻璃基板製程與熱電性能上的實測成果。

Reference

• CoWoS, SoIC 等先進封裝，是怎麼從 DIP, BGA 這種傳統封裝演變過來的？